(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(II)特許出願公開番号 特開2000-47740

(P2000-47740A)

(43)公開日 平成12年2月18日(2000.2.18)

(51) Int Cl. 7		識別記号	ΡI		テーマコード(参考)
GOSF	1/613	310	G05F 1/61	13 310	5B015
GIIC	11/413		G11C 11/34	4 335A	5B024
	11/407			354F	5H430

## 審査請求 未請求 請求項の数1i OL (全 7 頁)


_			
(21)出願番号	特慮平10-214113	(71) 出窗人	000006013
<b>*</b> , <b>*</b> •			三菱電機株式会社
(22)出顧日	平成10年7月29日(1998.7.29)	l	東京都千代田区丸の内二丁目 2番 3 号
		(72)発明者	独田 豊
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(72)発明者	伊藤 孝
			東京都千代田区丸の内二丁目 2番 3号 三
			菱電機株式会社内
		(74)代理人	100064746
			弁理士 深見 久郎 (外3名)
			最終頁に続く

### (54) 【発明の名称】 電圧補助回路および半導体集積回路装置

## (57)【要約】

【課題】 急激な内部電源電圧の変化を補うことができる電圧補助回路および当該電圧補助回路を含む半導体集積回路装置を提供する。

【解決手段】 本発明における半導体集積回路装置は内部降圧回路900と電圧補助回路100とを含む。内部降圧回路900は 内部電源電圧Voutを出力する。電圧補助回路100は コンパレータ7 コンデンサ8 トランジスタ3 4 9 および定電流源1を含む。ノード Z 0 の電圧(Vout)が急激に降下した場合、コンパレータ7の正入力の電位がコンデンサ8により低下するため トランジスタ9がオンする。これにより、ノード Z 0 が充電される。一方 コンパレータ7の正入力の電位は トランジスタ4により充電されるため トランジスタ9がオフする。この結果、ノード Z 0 に対する充電が終了する。



2

#### 【特許請求の範囲】

【請求項1】 内部電源電圧の変化を補う電圧補助回路 であって

1

前記内部電源電圧の微分成分を検出する検出手段と前記内部電源電圧の微分成分と基準電位とを比較する比

前記内部電源電圧の像分成分と基準電位とを比較するに 較手段と

前記比較結果に応答して、前記内部電源電圧の電位を補 う補助手段とを備える、電圧補助回路。

【請求項2】 前記比較手段は、

第1の入力ノードと第2の入力ノードとを有し、前記第 10 1の人力ノードの電圧と前記第2の人力ノードの電圧と を比較するコンパレータを含み。

前記第2の入力ノードは、前記基準電位を受け、

前記補助手段は、

前記内部電源電圧を受ける電源ノードと、

前記コンパレータの出力に応答して、前記電源ノードを 充放電する第1の充放電手段とを含み。

前記検出手段は

前記電源ノードと前記第1の入力ノードとの間に接続されるコンデンサと

前記第1の入力ノードの電圧に応答して、前記第1の入力ノードを充放電する第2の充放電手段とを含む、請求項1記載の電圧補助回路。

【請求項3】 電源電位を降下させた内部電源電圧を発 生する電圧降圧手段と

前記内部電源電圧の微分成分と基準電位とを比較して 前記比較結果に応答して、前記内部電源電圧の電位を補 う電圧補助手段とを備える。半導体集積回路装置。

【請求項4】 前記電圧補助手段は、

前記内部電源電圧の微分成分を検出する検出手段と 前記内部電源電圧の微分成分と基準電位とを比較する比 較手段と

前記比較結果に応答して、前記内部電源電圧の電位を補 う補助手段とを備える、請求項3記載の半導体集積回路 装置。

【請求項5】 前記比較手段は

第1の入力ノードと第2の入力ノードとを有し、前記第 1の入力ノードの電圧と前記第2の入力ノードの電圧と を比較するコンパレータを含み

前記第2の入力ノードは、前記基準電位を受け、 前記補助手段は、

前記内部電源電圧を受ける電源ノードと、

前記コンパレータの出力に応答して、前記電源ノードを 充放電する第1の充放電手段とを含み。

前記検出手段は、

前記電源ノードと前記第1の入力ノードとの間に接続されるコンデンサと、

前記第1の入力ノードの電圧に応答して、前記第1の入力ノードを充放電する第2の充放電手段とを含む、請求項4記載の半導体集積回路装置。

【請求項6】 前記電圧補助手段は

正入力ノードと負入力ノードとを有し、前配正入力ノー ドの電圧と前記負入力ノードの電圧とを比較するコンパレータと

前記内部電源電圧を受ける電源ノードと、

前記コンパレータの出力に応答して、前記電源ノードを 充電する第1の充電手段と

前記電源ノードと前配正入力ノードとの間に接続される コンデンサと

の 前記正入力ノードの電圧に応答して 前記正入力ノードを充蓄する第2の充電手段とを含み。

前記負入力ノードは、前記基準電位を受ける。 請求項3 記載の半導体集積回路装置。

【請求項7】 前記第2の充電手段は、電源電圧と前記正入力ノードとの間に配置され、ゲート電極が前記正入力ノードと接続されるトランジスタを含む、請求項6記載の半導体集積回路装置。

【請求項8】 前配第2の充電手段は 電源電圧と前記 正入力ノードとの間に配置されるダイオードを含む 請 20 求項6記載の半導体集積回路装置。

【請求項9】 前記電圧補助手段は

正入力ノードと負入力ノードとを有し、前記正入力ノードの電圧と前記負入力ノードの電圧とを比較するコンパレータと.

前記内部電源電圧を受ける電源ノードと

前記コンパレータの出力に応答して、前記電源ノードを 放電する第1の放電手段と

前記電源ノードと前記正入力ノードとの間に接続される コンデンサと

30 前記正入力ノードの電圧に応答して、前記正入力ノードを放電する第2の放電手段とを含み。

前記負入力ノードは、前記基準電位を受ける。請求項3 記載の半導体集積回路装置。

【請求項10】 前記第2の放電手段は、接地電位と前記正入力ノードとの間に配置され、ゲート電極が前記正入力ノードと接続されるトランジスタを含む、請求項9記載の半導体集積回路装置。

【請求項11】 前記第2の放電手段は、接地電位と前記正入力ノードとの間に配置されるダイオードを含む

40 請求項9記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電圧補助回路および半導体集積回路装置に関し、特に内部電源電圧の急激な変化を補うことが可能な電圧補助回路および当該回路を備える半導体集積回路装置に関するものである。

[0002]

【従来の技術】従来の半導体集積回路装置に備えられる 内部降圧回路について 図5を用いて説明する。図5

50 は、従来の半導体集積回路装置に備えられる内部降圧回

路900の全体構成を示す図である。

【0003】図5に示す従来の内部降圧回路800は、 コンパレータ2 7およびPMOSトランジスタ2 9を含 む。コンパレータ27の正入力は、内部降圧回路900 の出力ノードZ Oから内部電源電圧V out を受け、コ ンパレータ27の負入力は、基準電圧Vinを受ける。 コンパレータ27は 基準電位Vinと内部電源電圧V outとを比較する。

【0004】PMOSトランジスタ29は 電源電圧V ddと出力ノードZOとの間に接続され、ゲート電極 は、コンパレータ2 7と接続される。PMOSトランジ スタ29は コンパレータ27の出力(比較結果)に応 答して、オン/オフする。PMOSトランジスタ29が オンすると、出力ノード20が充電される。これによ り 出力ノードZOの電圧Voutのレベルを調整す

【0005】とのように構成されることにより、従来の 内部降圧回路900では、電源電圧と出力電圧との差が 大きいほど、リップル除去率が向上する。

### [0006]

【発明が解決しようとする課題】ところで 半準体集積 回路装置においては、高集積化の要請を満たすため、さ らに低電圧を用いて動作させる必要が生じており、 従来 の内部降圧回路の動作環境は厳しくなってきている。

【0007】このため、急激な内部電源電圧Voutの 変化に対して、内部電源電圧Voutを目的とする基準 電位Vinに回復することができないという問題があ

【0008】そこで、本発明はかかる問題を解決するた めになされたものであり、その目的は、急激な内部電源 30 電圧の変化を補うことが可能な電圧補助回路を提供する ことにある。

【0009】また、本発明の目的は、急激な内部電源電 圧の変化を補うことにより 高速動作が可能な半導体集 積回路装置を提供することにある。

#### [0010]

【課題を解決するための手段】請求項1に係る電圧補助 回路は、内部電源電圧の変化を補う電圧補助回路であっ て、内部電源電圧の微分成分を検出する検出手段と、内 部電源電圧の微分成分と基準電位とを比較する比較手段 40 む。 と、比較結果に応答して、内部電源電圧の電位を補う補 助手段とを備える。

【0011】請求項2に係る電圧補助回路は、請求項1 に係る電圧補助回路であって、比較手段は、第1の入力 ノードと第2の入力ノードとを有し、第1の入力ノード の電圧と第2の入力ノードの電圧とを比較するコンパレ ータを含み、第2の入力ノードは、基準電位を受け、補 助手段は、内部電源電圧を受ける電源ノードと、コンバ レータの出力に応答して、電源ノードを充放電する第1 の充放電手段とを含み、検出手段は「電源ノードと第1」50 ータの出力に広答して、電源ノードを放電する第1の放

の入力ノードとの間に接続されるコンデンサと 第1の 入力ノードの電圧に応答して 第1の入力ノードを充放 電する第2の充放電手段とを含む。

【0012】請求項3に係る半導体集積回路装置は、電 源電位を降下させた内部電源電圧を発生する電圧降圧手 段と、内部電源電圧の微分成分と基準電位とを比較し て 比較結果に応答して 内部電源電圧の電位を補う電 圧補助手段とを備える。

【0013】請求項4に係る半導体集積回路装置は、請 求項3に係る半導体集積回路装置であって。電圧補助手 段は、内部電源電圧の微分成分を検出する検出手段と、 内部電源電圧の微分成分と基準電位とを比較する比較手 段と 比較結果に応答して 内部電源電圧の電位を補う 補助手段とを備える。

【0014】請求項5に係る半導体集積回路装置は、請 求項4に係る半導体集積回路装置であって、比較手段 は、第1の入力ノードと第2の入力ノードとを有し、第 1の入力ノードの電圧と第2の入力ノードの電圧とを比 較するコンパレータを含み、第2の入力ノードは、基準 電位を受け、補助手段は、内部電源電圧を受ける電源ノ ードと、コンパレータの出力に応答して、電源ノードを 充放電する第1の充放電手段とを含み、検出手段は、電 源ノードと第1の入力ノードとの間に接続されるコンデ ンサと 第1の入力ノードの電圧に応答して 第1の入 カノードを充放電する第2の充放電手段とを含む。

【0015】請求項6に係る半導体集積回路装置は、請 求項3に係る半導体集積回路装置であって、電圧補助手 段は、正入力ノードと負入力ノードとを有し、正入力ノ ードの電圧と負入力ノードの電圧とを比較するコンパレ ータと 内部電源電圧を受ける電源ノードと コンパレ ータの出力に応答して 電源ノードを充電する第1の充 電手段と、電源ノードと正入力ノードとの間に接続され るコンデンサと 正入力ノードの電圧に応答して 正入 力ノードを充電する第2の充電手段とを含み、負入力ノ ードは 基準電位を受ける。

【0016】請求項7に係る半導体集積回路装置は、請 求項8に係る半導体集積回路装置であって 第2の充電 手段は、電源電圧と正入力ノードとの間に配置され、ゲ ート電極が正入力ノードと接続されるトランジスタを含

【0017】請求項8に係る半導体集積回路装置は、請 求項6に係る半導体集積回路装置であって、第2の充電 **手段は、電源電圧と正入力ノードとの間に配置されるダ** イオードを含む。

【0018】請求項9に係る半導体集積回路装置は、請 求項3に係る半導体集積回路装置であって、電圧補助手 段は、正入力ノードと負入力ノードとを有し、正入力ノ ードの電圧と負入力ノードの電圧とを比較するコンパレ ータと、内部電源電圧を受ける電源ノードと、コンパレ

電手段と、電源ノードと正入力ノードとの間に接続されるコンデンサと、正入力ノードの電圧に応答して、正入力ノードを放電する第2の放電手段とを含み、負入力ノードは、基準電位を受ける。

【0019】請求項10に係る半導体集積回路装置は 請求項9に係る半導体集積回路装置であって 第2の放 電手段は 接地電位と正入力ノードとの間に配置され ゲート電極が正入力ノードと接続されるトランジスタを 含む。

【0020】請求項11に係る半導体集積回路装置は 請求項9に係る半導体集積回路装置であって、第2の放 電手段は一接地電位と正入力ノードとの間に配置される ダイオードを含む。

#### [0021]

【発明の実施の形態】 [実施の形態1] 本発明の実施の 形態1における電圧補助回路および半導体集積回路装置 について説明する。本発明の実施の形態1は 内部電源 電圧の急激な変化を補うことが可能な電圧補助回路 お よび当該回路を備える半導体集積回路装置に関するもの である。

【0022】本発明の実施の形態1の半導体集積回路装置を構成する電圧補助回路について 図1を用いて説明する。図1は 本発明の実施の形態1における電圧補助回路の構成の一例を示す図である。図1に示す電圧補助回路100は 出力ノーFZ0における内部電源電圧Voutの急激な電圧降下を補うための回路である。

【0023】電圧補助回路100は、定電流源1、PM OSトランジスタ3、4、および9、コンパレータ7 ならびにコンデンサ8を含む。

【0024】PMOSトランジスタ3は、電源電圧Vd 30 dとノードZ1 (コンパレータ7の負入力) との間に接続され、ゲート電極は、ノードZ1と接続される。定電流源1は、ノードZ1と接地電位Gndとの間に接続される。定電流源1およびPMOSトランジスタ3は、電源電圧Vddに対して一定電圧を発生させる。

【0025】PMOSトランジスタ4は、電源電圧VddとノードZ2(コンパレータ7の正入力)との間に接続され、ゲート電極は、ノードZ2と接続される。コンデンサ8は、ノードZ2と出力ノードZ0との間に接続される。コンデンサ8およびPMOSトランジスタ4は、分圧回路を構成する。PMOSトランジス4は、ノードZ2の電位に応答してオン/オフする。

【0026】PMOSトランジス9は 電源電圧Vdd と出力ノード20との間に接続される。PMOSトランジス9のゲート電極は、コンパレータ7の出力を受ける。コンパレータ7は、ノード21の電圧とノード22の電圧とを比較する。PMOSトランジス9は、コンパレータ7における比較結果に応答してオン/オフする。【0027】図1に示す構成を含む半導体集積回路装置について図2を用いて説明する。図2は 図1に示す電 50

圧補助回路100を含む半導体集積回路装置1000の 主要部の構成を示す図である。

【0028】図2に示す半導体集積回路装置1000 は、内部降圧回路900、電圧補助回路100と内部降 円部回路500を備える。電圧補助回路100と内部降 圧回路900とは、ノードZ0で接続される。内部降圧 回路900が、内部電源電圧VoutをノードZ0に供 給する。電圧補助回路100は、内部電源電圧Vout の急激な変化(降下)を補うように動作する。内部回路 10 500は、ノードZ0の電圧を受けて動作する。

【0029】続いて、図1に示す電圧補助回路100の 動作について説明する。定常状態では、コンパレータ7 の正入力の方(ノード22)が、コンパレータ7の負入 力の方(ノード21)よりも高電位になるように設定し ておく。

【0030】内部電源電圧Voutが急激に低下したとする。この場合、ノードZ2の電位、すなわちコンパレータ7の正入力の電位が、コンデンサ8のカップリングにより低下する。この結果、コンパレータ7の出力は、20 L レベルになる。

【0031】PMOSトランジスタ9は、コンパレータ 7からLレベルの信号を受けてオンする。これにより 出力ノードス0が充電される。

【0032】コンパレータ7の正入力の電位は、PMOSトランジスタ4を介して充電されるため、しだいに上昇する。これにより、コンパレータ7の正入力の電位は、コンパレータ7の出力がHレベルになるまで回復する。ここで、出力ノード20に対する充電が終了する。【0033】このように、急激に内部電源電圧Voutが低下した場合、電圧補助回路100は、内部電源電圧Voutの微分成分のみに応答してノード20を充電する。この結果、内部電源電圧Voutを、高速かつ的確に、目的とする電圧レベルに回復させることが可能となる。

【0034】これにより、半導体集積回路装置1000 に含まれる内部回路500は、内部電源電圧Voutの変動による影響を受けることなく、正確かつ高速な動作が可能となる。なお、図1に示すPMOSトランジスタをNMOSトランジスタに置換えることが可能であり、またはダイオードを用いることも可能である。

【0035】本発明の実施の形態1の電圧補助回路の他の構成例について、図3を用いて説明する。図3は、本発明の実施の形態1における電圧補助回路の他の構成の一例を示す図である。図3に示す電圧補助回路200は、出力ノード20における内部電源電圧Voutの急激な電圧上昇を補うための回路である。

【0036】電圧補助回路200は、定電流源2 NM OSトランジスタ5 6 および10 コンパレータ 7 ならびにコンデンサ8を含む。

io 【0037】定電流源2は、電源電圧Vddとノード2

11 (コンパレータ7の負入力) との間に接続される。 NMOSトランジスタ5は、ノードZ11と接地電位G ndとの間に接続され、ゲート電極は、ノード211と 接続される。定電流源2 およびNMOSトランジスタ5 は、電源電圧Vddに対して一定電圧を発生させる。 【0038】NMOSトランジスタ6は、接地電位Gn dとノードZ12 (コンパレータ7の正入力) との間に 接続され、ゲート電極は、ノードZ12と接続される。 コンデンサ8は、ノードZ12と出力ノードZ0との間 に接続される。 コンデンサ8 およびNMOSトランジス 10 タ6は、分丘回路を構成する。NMOSトランシス6 は、ノード212の電位に応答してオン/オフする。 [0039] NMOSトランジス10は、接地電位Gn dと出力ノードZOとの間に接続される。NMOSトラ ンジス10のゲート電極は、コンパレータ7の出力を受 ける。コンパレータ7は、ノードZ11の電圧とノード Z12の電圧とを比較する。NMOSトランジス10 は、コンパレータ7における比較結果に応答してオン/ オフする。

【0040】図3に示す構成を含む半導体集積回路装置 20 について図4を用いて説明する。図4は、図3に示す内 部降圧回路200を含む半導体集積回路装置2000の 主要部の構成を示す図である。

【0041】図4に示す半導体集積回路装置2000 は、内部降圧回路900、電圧補助回路200、および 内部回路500を備える.電圧補助回路200と内部降 圧回路900とは、ノードZ0で接続される。内部降圧 回路900か 内部電源電圧Voutを供給する。電圧 補助回路200は、内部電源電圧Voutの急激な変化 ードZ0の電圧に応答して動作する。

【0042】続いて、図3に示す電圧補助回路200の 動作について説明する。定常状態では、コンパレータ7 の負入力の方(ノード211)が、コンパレータ7の正 入力の方(ノードZ12)よりも高電位になるように設 定しておく。

【0043】内部電源電圧Voutが急激に上昇したと する。この場合、ノード212の電位、すなわちコンパ レータ7の正入力の電位が、コンデンサ8のカップリン グにより上昇する。この結果 コンパレータ7の出力 は、Hレベルになる。

【0044】NMOSトランジスタ10は、コンパレー タ7からHレベルの信号を受けてオンする。 これによ り、出力ノード20が放電される。

【0045】コンパレータ7の正入力の電位は、NMO Sトランジスタ6を介して放電されるため、したいに降 下する。これにより、コンパレータ7の正人力の電位 が、コンパレータ7の出力がLレベルになるまで回復す る。ととで、出力ノードZ0に対する放電が終了する。

が上昇した場合、電圧補助回路200は、内部電源電圧 Voutの微分成分のみに応答してノード20を放電す る。との結果、内部電源電圧Voutを、高速かつ的確 に、目的とする電圧レベルに回復させることが可能とな る。

【0047】これにより、半導体集積回路装置2000 に含まれる内部回路500は、内部電源電圧Voutの 変動による影響を受けることなく 正確かつ高速な動作 が可能となる。なお、図3に示すNMOSトランジスタ をPMOSトランジスタに置換えることが可能であり、 またはダイオードを用いることも可能である。

【0048】なお、図1に示した電圧補助回路100お よび図3に示した電圧補助回路200のいずれにおいて も、コンパレータ7の負入力側にのみ定電流源1、2が 接続されている。しかしながら、図1および図3に示し た電圧補助回路において、コンパレータ7の正入力側お よび負入力側の双方に定電流源を接続することも可能で ある。たとえば、図1に示す構成において、ノード21 と接地電位Gndとの間に追加の定電流源を設けてもよ く。図3に示す構成において、ノード212と電源電圧 Vddとの間に追加の定電流源を設けてもよい。

【0049】この場合、使用される定電流源は、必ずし も厳密な一定電流の供給源である必要はなく。正/負の 入力側に接続される定電流源間で差が生じないようなも のであればよい。

【0050】さらに、上述の実施の形態において、電圧 補助回路の非動作時に定電流源を不能化することによ り、消費電流の低減を図ることができる。

【0051】今回開示された実施の形態はすべての点で (上昇)を補うように動作する。内部回路500は、ノ 30 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る。

[0052]

【発明の効果】とのように、請求項1および請求項2に 係る電圧補助回路によれば、内部電源電圧の微分成分に のみに応答して、内部電源電圧の変動を補うことが可能 となる。この結果、高速かつ的確に内部電源電圧を目的 40 とするレベルに回復させることが可能となる。

【0053】請求項3および請求項4に係る半導体集積 回路装置は、電源電圧を降下させた内部電源電圧を発生 する内部降圧回路に対して、内部電源電圧の微分成分に のみに応答して、内部電源電圧の変動を補う電圧補助回 路を設ける。との結果、高速かつ的確に内部電源電圧を 目的とするレベルに回復させることが可能となる。これ により、内部回路は、内部電源電圧の変動による影響を 受けることなく。正確かつ高速に動作することが可能と なる。

【0046】とのように、急激に内部電源電圧Vout 50 【0054】請求項5に係る半導体集積回路装置は、請

求項4に係る半導体集積回路装置であって、電圧補助回路は、内部電源電圧の微分成分にのみに応答して、コンパレータの入力を変化させることが可能となる。この結果 高速かつ的確に内部電源電圧を充電/放電することが可能となる。

【0055】 請求項6 に係る半導体集積回路装置は 請求項3 に係る半導体集積回路装置であって 電圧補助回路は コンデンサを備え 内部電源電圧の微分成分にのみに応答して 内部電源電圧を充電する。この結果 高速かつ的確に内部電源電圧を上昇させることが可能となる。

【0056】請求項7および請求項8に係る半導体集積 回路装置は、請求項6に係る半導体集積回路装置であっ て、充電回路として、トランジスタまたはダイオードを 使用することが可能となる。

【0057】請求項9に係る半導体集積回路装置は、請求項3に係る半導体集積回路装置であって、電圧補助回路は、コンデンサを備え、内部電源電圧の微分成分にのみに応答して、内部電源電圧を放電する。との結果、高速かつ的確に内部電源電圧を降下させることが可能となる。

\*【0058】請求項10および請求項11に係る半導体 集積回路装置は、請求項9に係る半導体集積回路装置で あって、放電回路として、トランジスタまたはダイオー ドを使用することが可能となる。

## 【図面の簡単な説明】

【図1】 本発明の実施の形態1における電圧補助回路の構成の一例を示す図である。

【図2】 図1に示す電圧補助回路100を含む半導体 集積回路装置1000の主要部の構成を示す図である。

0 【図3】 本発明の実施の形態1における電圧補助回路 の他の構成の一例を示す図である。


【図4】 図3に示す電圧補助回路200を含む半導体 集積回路装置2000の主要部の構成を示す図である。

【図5】 従来の半導体集積回路装置における内部降圧 回路900の構成を示す図である。


#### 【符号の説明】

1,2 定電流源 3 4.9.29 PMOSトランジスタ、5,6,10NMOSトランジスタ、7,27 コンパレータ 8 コンデンサ 100,200 電圧補助回路 900 内部降圧回路 500 内部回路 1000,2000 半導体集積回路装置。

[図1]




【図3】




[図2]

【図5】



【図4】



## フロントページの続き

Fターム(参考) 5B015 AA02 AA07 BA54 CA03 CA04 CA22

58024 AA03 AA15 BA27 CA07 5H430 BB01 BB05 BB09 BB11 CC02 EE06 EE18 FF03 FF13 GG04 HH03 JJ01 JJ07 LB06